#author("2023-10-16T13:15:05+09:00;2023-09-20T19:03:54+09:00","default:inoue.ko","inoue.ko") #author("2024-11-01T13:10:22+09:00;2023-10-16T13:15:05+09:00","default:inoue.ko","inoue.ko") *論理回路 ~ 論理回路（logic circuit）とは、論理演算を行う電子回路のことで、0 / 1、true / false を、電圧の高低や、電流の方向、位相差、パルス時間の長短、などで表現するかたちで、一定の論理演算が行えるようにその仕組みを実装したものです。 ~ ~ **組み合わせ回路 現在の入力のみで出力が決まる回路で、以下のような基本回路があります。 ~ ***NOT回路 |40|30|30|c |Symbol|In|Out|h |#image(NOT-gate.png,center,50%)|0|1| |~|1|0| ~ ***OR回路 |40|20|20|20|c |Symbol|In1|In2|Out|h |#image(OR-gate.png,center,60%)|0|0|0| |~|0|1|1| |~|1|0|1| |~|1|1|1| ~ ***AND回路 |40|20|20|20|c |Symbol|In1|In2|Out|h |#image(AND-gate.png,center,60%)|0|0|0| |~|0|1|0| |~|1|0|0| |~|1|1|1| ~ ***XOR ( Exclucive OR ) 回路 |40|20|20|20|c |Symbol|In1|In2|Out|h |#image(XOR-gate.png,center,60%)|0|0|0| |~|0|1|1| |~|1|0|1| |~|1|1|0| ~ ***NOR回路 |40|20|20|20|c |Symbol|In1|In2|Out|h |#image(NOR-gate.png,center,60%)|0|0|1| |~|0|1|0| |~|1|0|0| |~|1|1|0| ~ ***NAND回路 |40|20|20|20|c |Symbol|In1|In2|Out|h |#image(NAND-gate.png,center,60%)|0|0|1| |~|0|1|1| |~|1|0|1| |~|1|1|0| ~ ~ **組み合わせ回路の構成例 ***半加算器 ***半加算器｜Half Adder ２進数の同士の加算における１桁目の加算を担当する回路で、XORゲートとANDゲートを使って構成することができます。 |40|15|15|15|15|c |Circuit|In1|In2|S|C|h |#image(HalfAdder.png,center,60%)|0|0|0|0| |~|0|1|1|0| |~|1|0|1|0| |~|1|1|0|1| -１桁目の計算（Sum：和）は XORゲートの出力を利用 -２桁目（Carry：桁上がり）は ANDゲートの出力を利用 ~ ***全加算器 ***全加算器｜Full Adder ２進数の同士の加算における２桁目以降の加算を担当する回路で、様々な構成例があります。ここでは、基本回路で組んだ例と、半加算器を一つのユニットとして組んだ例、２つの回路図を紹介します。 |40|12|12|12|12|12|c |Circuit|C_in|In1|In2|S|C_out|h |CENTER:&image(FullAdder1.png);&br;&br;&image(FullAdder2.png);|0|0|0|0|0| |~|0|0|1|1|0| |~|0|1|0|1|0| |~|0|1|1|0|1| |~|1|0|0|1|0| |~|1|0|1|0|1| |~|1|1|0|0|1| |~|1|1|1|1|1| ~ ***加算回路（複数桁） １桁目に半加算器、２桁目から先に全加算器を並べて、下の桁の C_out（桁上がり）の出力を、当該桁の C_in に入力することで、複数桁に対応した加算回路ができあがります。 ２進数同士の加算は、以下のようなイメージになります。 以下、1110 + 101 = 10011（14+5 = 19）の計算です。 |10|10|10|10|10|10|40|C | |&color(red){''1''};|&color(red){''1''};| | | | &color(red){← 繰り上がり}; | | | | ''1''| ''1''| ''1''| ''0''|CENTER:14 + 5| | ＋）| | | ''1''| ''0''| ''1''|~| |10|10|10|10|10|10|40|C | | ''1''| ''0''| ''0''| ''1''| ''1''|CENTER:= 19 | ~ ~ **順序回路 順序回路は過去の内部状態と今の入力信号とで出力が決まる回路で、ループ回路によって内部に状態を保持します。コンピュータの主記憶装置やキャッシュメモリ、レジスタを構成する基本回路の一つです。 ~ ***Flip-Flop フリップフロップは、1ビットの情報を保持する（記憶する）ことができる論理回路で、現在の出力を入力側へフィードバックすることで情報を保持します。 |55|15|15|15|c |Circuit|S|R|Q|h |#image(SR-Flip-flop.png,center,90%)|0|0|保持| |~|0|1|0| |~|1|0|1| |~|1|1|禁止| -S（Set）とR（Reset）の２つの入力を持つ SRフリップフロップ回路です。 -S に１が入ると Not S = 0 が上のNAND に入って Qが１になり、そのフィードバックが下の NAND に入ることで、Not Q が 0 になります。 -R に１が入ると Not R = 0 が下の NAND に入って Not Q が１になり、そのフィードバックが上の NAND に入ることで Q が ０ になります。 -入力がいずれも０の状態（上にも下にも Not 0 = 1 が流れている）のがアイドリング状態で、現状を維持します。 -S と R が同時に入った場合の動作は不定なので、一般に禁止されます。 ~ ~ ~