LogicCircuit
をテンプレートにして作成
LECTURE
担当科目一覧
コンピュータ概論/2024
データサイエンス/2024
3DCG演習/2024
情報デザイン研究/2024
卒業研究/2024
KEYWORDS
WEB DESIGN
SOCIAL DESIGN
SQUARES
LINKS
九州産業大学
芸術学部
芸術研究科
九産大美術館
九産大図書館
年間スケジュール
動画ニュース他
交通情報
気象・環境情報
危機に備えて
K'sLife
Office365Mail
Tools
SEARCH
開始行:
*論理回路
~
論理回路(logic circuit)とは、論理演算を行う電子回路のこ...
~
~
**組み合わせ回路
現在の入力のみで出力が決まる回路で、以下のような基本回路...
~
***NOT回路
|40|30|30|c
|Symbol|In|Out|h
|#image(NOT-gate.png,center,50%)|0|1|
|~|1|0|
~
***OR回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(OR-gate.png,center,60%)|0|0|0|
|~|0|1|1|
|~|1|0|1|
|~|1|1|1|
~
***AND回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(AND-gate.png,center,60%)|0|0|0|
|~|0|1|0|
|~|1|0|0|
|~|1|1|1|
~
***XOR ( Exclucive OR ) 回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(XOR-gate.png,center,60%)|0|0|0|
|~|0|1|1|
|~|1|0|1|
|~|1|1|0|
~
***NOR回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(NOR-gate.png,center,60%)|0|0|1|
|~|0|1|0|
|~|1|0|0|
|~|1|1|0|
~
***NAND回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(NAND-gate.png,center,60%)|0|0|1|
|~|0|1|1|
|~|1|0|1|
|~|1|1|0|
~
~
**組み合わせ回路の構成例
***半加算器|Half Adder
2進数の同士の加算における1桁目の加算を担当する回路で、X...
|40|15|15|15|15|c
|Circuit|In1|In2|S|C|h
|#image(HalfAdder.png,center,60%)|0|0|0|0|
|~|0|1|1|0|
|~|1|0|1|0|
|~|1|1|0|1|
-1桁目の計算(Sum:和)は XORゲートの出力を利用
-2桁目(Carry:桁上がり)は ANDゲートの出力を利用
~
***全加算器|Full Adder
2進数の同士の加算における2桁目以降の加算を担当する回路...
|40|12|12|12|12|12|c
|Circuit|C_in|In1|In2|S|C_out|h
|CENTER:&image(FullAdder1.png);&br;&br;&image(FullAdder2....
|~|0|0|1|1|0|
|~|0|1|0|1|0|
|~|0|1|1|0|1|
|~|1|0|0|1|0|
|~|1|0|1|0|1|
|~|1|1|0|0|1|
|~|1|1|1|1|1|
~
***加算回路(複数桁)
1桁目に半加算器、2桁目から先に全加算器を並べて、下の桁...
2進数同士の加算は、以下のようなイメージになります。
以下、1110 + 101 = 10011(14+5 = 19)の計算です。
|10|10|10|10|10|10|40|C
| |&color(red){''1''};|&color(red){''1''};| | | | &col...
| | | ''1''| ''1''| ''1''| ''0''|CENTER:14 + ...
| +)| | | ''1''| ''0''| ''1''|~|
|10|10|10|10|10|10|40|C
| | ''1''| ''0''| ''0''| ''1''| ''1''|CENTER:= 1...
~
~
**順序回路
順序回路は過去の内部状態と今の入力信号とで出力が決まる回...
~
***Flip-Flop
フリップフロップは、1ビットの情報を保持する(記憶する)こ...
|55|15|15|15|c
|Circuit|S|R|Q|h
|#image(SR-Flip-flop.png,center,90%)|0|0|保持|
|~|0|1|0|
|~|1|0|1|
|~|1|1|禁止|
-S(Set)とR(Reset)の2つの入力を持つ SRフリップフロッ...
-S に1が入ると Not S = 0 が上のNAND に入って Qが1になり...
-R に1が入ると Not R = 0 が下の NAND に入って Not Q が1...
-入力がいずれも0の状態(上にも下にも Not 0 = 1 が流れて...
-S と R が同時に入った場合の動作は不定なので、一般に禁止...
~
~
~
終了行:
*論理回路
~
論理回路(logic circuit)とは、論理演算を行う電子回路のこ...
~
~
**組み合わせ回路
現在の入力のみで出力が決まる回路で、以下のような基本回路...
~
***NOT回路
|40|30|30|c
|Symbol|In|Out|h
|#image(NOT-gate.png,center,50%)|0|1|
|~|1|0|
~
***OR回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(OR-gate.png,center,60%)|0|0|0|
|~|0|1|1|
|~|1|0|1|
|~|1|1|1|
~
***AND回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(AND-gate.png,center,60%)|0|0|0|
|~|0|1|0|
|~|1|0|0|
|~|1|1|1|
~
***XOR ( Exclucive OR ) 回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(XOR-gate.png,center,60%)|0|0|0|
|~|0|1|1|
|~|1|0|1|
|~|1|1|0|
~
***NOR回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(NOR-gate.png,center,60%)|0|0|1|
|~|0|1|0|
|~|1|0|0|
|~|1|1|0|
~
***NAND回路
|40|20|20|20|c
|Symbol|In1|In2|Out|h
|#image(NAND-gate.png,center,60%)|0|0|1|
|~|0|1|1|
|~|1|0|1|
|~|1|1|0|
~
~
**組み合わせ回路の構成例
***半加算器|Half Adder
2進数の同士の加算における1桁目の加算を担当する回路で、X...
|40|15|15|15|15|c
|Circuit|In1|In2|S|C|h
|#image(HalfAdder.png,center,60%)|0|0|0|0|
|~|0|1|1|0|
|~|1|0|1|0|
|~|1|1|0|1|
-1桁目の計算(Sum:和)は XORゲートの出力を利用
-2桁目(Carry:桁上がり)は ANDゲートの出力を利用
~
***全加算器|Full Adder
2進数の同士の加算における2桁目以降の加算を担当する回路...
|40|12|12|12|12|12|c
|Circuit|C_in|In1|In2|S|C_out|h
|CENTER:&image(FullAdder1.png);&br;&br;&image(FullAdder2....
|~|0|0|1|1|0|
|~|0|1|0|1|0|
|~|0|1|1|0|1|
|~|1|0|0|1|0|
|~|1|0|1|0|1|
|~|1|1|0|0|1|
|~|1|1|1|1|1|
~
***加算回路(複数桁)
1桁目に半加算器、2桁目から先に全加算器を並べて、下の桁...
2進数同士の加算は、以下のようなイメージになります。
以下、1110 + 101 = 10011(14+5 = 19)の計算です。
|10|10|10|10|10|10|40|C
| |&color(red){''1''};|&color(red){''1''};| | | | &col...
| | | ''1''| ''1''| ''1''| ''0''|CENTER:14 + ...
| +)| | | ''1''| ''0''| ''1''|~|
|10|10|10|10|10|10|40|C
| | ''1''| ''0''| ''0''| ''1''| ''1''|CENTER:= 1...
~
~
**順序回路
順序回路は過去の内部状態と今の入力信号とで出力が決まる回...
~
***Flip-Flop
フリップフロップは、1ビットの情報を保持する(記憶する)こ...
|55|15|15|15|c
|Circuit|S|R|Q|h
|#image(SR-Flip-flop.png,center,90%)|0|0|保持|
|~|0|1|0|
|~|1|0|1|
|~|1|1|禁止|
-S(Set)とR(Reset)の2つの入力を持つ SRフリップフロッ...
-S に1が入ると Not S = 0 が上のNAND に入って Qが1になり...
-R に1が入ると Not R = 0 が下の NAND に入って Not Q が1...
-入力がいずれも0の状態(上にも下にも Not 0 = 1 が流れて...
-S と R が同時に入った場合の動作は不定なので、一般に禁止...
~
~
~
ページ名: